(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-219593

(43)公開日 平成11年(1999)8月10日

(51) Int.Cl.6

G11C 16/02

16/06

識別記号

FΙ

G11C 17/00

611E

634F

641

審査請求 未請求 請求項の数8 OL (全 14 頁)

(21)出願番号

特願平10-22163

(71)出願人 000002185

ソニー株式会社

(22)出願日

平成10年(1998) 2月3日

東京都品川区北品川6丁目7番35号

(72)発明者 山道 和彦

長崎県諫早市津久葉町1883番43 ソニー長

崎株式会社内


(74)代理人 弁理士 佐藤 隆久

(54) 【発明の名称】 不揮発性半導体記憶装置

(57)【要約】

【課題】 書き込み速度を低下させることなく、書き込み後のしきい値電圧の狭帯化を実現できる不揮発性半導体記憶装置を提供する。

【解決手段】 書き込み時に、選択ワード線および選択ビット線にそれぞれ所定の書き込みパルス信号を印加し、書き込み後ベリファイを行い、センスアンプによりメモリセルのしきい値電圧を検出する。メモリセルのしきい値電圧が目標VTの近傍に達するまで書き込みおよびベリファイを繰り返し行い、書き込み回数に従ってパルス信号の電圧の絶対値を増加させて上記選択ワード線に印加し、メモリセルのしきい値電圧が目標VTHの近傍に達した後、ビット線に印加する書き込みパルス信号の幅を初期幅より狭い幅に設定して、センスアンプの感度を高く設定する。選択メモリセルのしきい値電圧が目標VTHに達するまで当該狭まったパルス信号による書き込みおよび書き込み後のベリファイを繰り返して行う。



【特許請求の範囲】

【請求項1】周囲と電気的に絶縁されている電荷蓄積層に対して電荷の授受を行うことによりしきい値電圧を制御し、当該しきい値電圧に応じたデータを保持するメモリセルを有し、書き込み時に上記メモリセルの制御ゲートに所定の幅を有するパルス信号を印加し、当該パルス信号を印加した後上記メモリセルのしきい値電圧を判定するベリファイが行われる不揮発性半導体記憶装置であって、

書き込み時に上記メモリセルが接続されているビット線 10 に第1の幅を有するパルス信号を印加し、上記制御ゲートへ印加される上記パルス信号の電圧の絶対値を印加回数に従って増加させ、上記メモリセルのしきい値電圧が上記所望値の近傍に達した後、上記メモリセルが接続される上記ビット線に印加される上記パルス信号の幅を上記第1の幅より狭い第2の幅に設定して、上記しきい値電圧が上記所望値に達するまで上記第2の幅を有するパルス信号を上記ビット線に印加する制御手段を有する不揮発性半導体記憶装置。

【請求項2】上記メモリセルに対して読み出しを行うセンスアンプを有し、書き込み後の上記ベリファイにおいて、上記制御手段は上記センスアンプによる読み出しの結果に応じて上記メモリセルのしきい値電圧が所望値に達したか否かを判定する請求項1記載の不揮発性半導体記憶装置。

【請求項3】上記制御手段は、上記選択メモリセルのしきい値電圧が上記所望値の近傍に達したと判断したとき、上記センスアンプの感度をそれまでの感度より高く設定する請求項2記載の不揮発性半導体記憶装置。

【請求項4】 周囲と電気的に絶縁されている電荷蓄積層 に対して電荷の授受を行うことによりしきい値電圧を制 御し、当該しきい値電圧に応じたデータを保持する複数 のメモリセルを行列状に配置させ、同一行のメモリセル の制御ゲートを同じワード線に接続し、同一列のメモリ セルのドレインを同じビット線に接続してメモリセルア レイを構成し、選択されたメモリセルが接続された選択 ワード線に所定の幅を有するパルス信号を印加し、選択 されたメモリセルに接続されたビット線に第1の幅を有 するパルスを印加することにより選択メモリセルのプロ グラムが行われる不揮発性半導体記憶装置であって、 書き込み時に、上記選択ワード線に印加される上記パル ス信号の電圧の絶対値を増加させて上記選択ワード線に 印加し、上記選択メモリセルのしきい値電圧が上記所望 値の近傍に達した後、上記ビット線に印加されるパルス 信号の幅を上記第1の幅より狭い第2の幅に設定して、 上記選択メモリセルのしきい値電圧が上記所望値に達す るまで上記第2の幅を有するパルス信号を上記ビット線 に印加する制御手段を有する不揮発性半導体記憶装置。

【請求項5】上記各ビット線の電位を検出するセンスアンプを有し、書き込み後のベリファイにおいて、上記制 50

2

御手段は上記センスアンプによる読み出しの結果に応じて上記選択メモリセルのしきい値電圧が所定値に達したか否かを判定する請求項4記載の不揮発性半導体記憶装置。

【請求項6】上記制御手段は、上記選択メモリセルのしきい値電圧が上記所望値の近傍に達したと判断したとき、上記センスアンプの感度をそれまでの感度より高く設定する請求項5記載の不揮発性半導体記憶装置。

【請求項7】上記書き込み動作により、上記選択メモリセルのしきい値電圧が少なくとも二つのしきい値電圧の内書き込みデータに応じて選択されたしきい値電圧に設定される請求項4記載の不揮発性半導体記憶装置。

【請求項8】上記同一列のメモリセルのドレインが同じ サブビット線に接続され、複数本の上記サブビット線が それぞれ選択ゲートを介して一本のビット線に接続され る請求項4記載の不揮発性半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、不揮発性半導体記憶装置、特に一つのメモリセルに2値以上のデータを記憶可能な多値メモリの書き込みおよび書き込み後のベリファイに関するものである。

[0002]

【従来の技術】不揮発性半導体記憶装置、例えば、メモリセルの一括消去を行ういわゆるフラッシュメモリにおいては低電圧化、低消費電力化および多値化が進められている。多値化により、同じメモリセル数でも記憶容量の大幅な増加を実現でき、大容量化を実現しやすい利点がある。

【0003】図10は、不揮発性半導体記憶装置の基本 構成素子である不揮発性メモリセルの一例を示す簡略断 面図である。図示のように、本例の不揮発性メモリセル は、周囲と電気的に絶縁され、注入された電荷を保持す る電荷蓄積層を構成する浮遊ゲート(フローティングゲ ート) を有する、いわゆるフローティングゲート型メモ リセルである。当該メモリセルは、例えば、p型基板ま たはp型ウェル1に形成され、p型基板またはp型ウェ ル1に、イオン注入により、n型不純物を拡散させて形 成したソース拡散層2およびドレイン拡散層3を有す る。メモリセルの電圧バイアス状態に応じて、これらの 不純物拡散層の間にチャネル領域が形成される。当該チ ャネル領域上方の基板 (またはウェル) 1の表面に、例 えば、酸化シリコン(SiO2)からなる薄いゲート絶 縁膜4が形成され、その表面に例えば、ポリシリコン層 が成層され、当該ポリシリコン層によりフローティング ゲート5が構成される。フローティングゲート5の表面 に酸化シリコン膜、窒化シリコン膜からなる層間絶縁膜 6が成膜され、さらにその表面に例えば、ポリシリコン および金属シリサイド、例えば、タングステンシリサイ ド(WSi2)からなる2層構造のポリサイド層が形成

され、当該ポリサイド層により制御ゲート (コントロールゲート) 7 が形成される。

【0004】なお、図示していないが、上記メモリセルの両側に例えば、シリコン酸化膜からなるサイドウォールが形成されるので、フローティングゲート5は、周囲と電気的に絶縁状態となる。また、図10に示したメモリセル全体は、例えば、酸化シリコンからなる絶縁体で覆われ、コントロールゲート7は、コンタクトを介してメモリセルの上部に金属配線層からなるワード線に接続されている。また、ソース拡散層2、コンタクトを介して他の金属配線層からなるソース線に接続され、ドレイン拡散層3は、さらにコンタクトを介してさらに他の金属配線層で構成されたビット線に接続されている。

【0005】上述したメモリセルにより構成された不揮発性半導体記憶装置において、消去動作時に、ワード線にハイレベル消去電圧を印加し、ビット線をフローティング状態に設定し、ソース線に負の電圧を印加する。これにより、メモリセルのドレイン拡散層とソース拡散層との間にチャネル領域が形成し、FNトンネリングにより、当該チャネル領域からフローティングゲート5に電荷(電子)が注入される。注入した電子がフローティングゲート5により保持されるので、消去動作が行われたメモリセルのしきい値電圧が上昇する。

【0006】一方、書き込み動作時に、書き込みデータに応じて、選択されたメモリセルに接続された選択ワード線に負の電圧を印加し、選択されたメモリセルに接続された選択ビット線に正の電圧を印加し、ソース線をフローティング状態に保持する。これにより、選択メモリセルにおいて、FNトンネリングによりフローティングゲート5からドレイン拡散層3に向かって、フローティングゲート5内の電子が抽出される。電子が抽出されたメモリセルのしきい値電圧が低下する。

【0007】図11は、消去状態(Erase状態)および書き込み状態(Write状態)のメモリセルのしきい値電圧Vthの分布を示している。図示のように、消去状態のメモリセルのしきい値電圧Vthが高いレベルに分布し、逆に書き込み状態のメモリセルのしきい値電圧Vthをデータの"1"に対応させ、書き込み状態の低いしきい値電圧Vthをデータの"1"に対応させ、書き込み状態の低いしきい値電圧Vthをデータの"1"に対応させ、メモリセルに対して消去まは"0"に対応させると、メモリセルに対して消去まは"0"の何れかを記憶させることができる。さらに、フローティングゲート5にある電子が半永久的に保持対して新たな書き込みまたは消ータが保持され、不揮発性記憶特性を有する。

【0008】上述した書き込みおよび消去により、メモリセルのしきい値電圧 V_{th}が2段階に設定することができる。これによって、一つのメモリセルに"1"または

4

"0"の1ビットのデータを記憶させることができる。メモリセルのしきい値電圧 V_{th} を二つ以上のレベルに設定し、例えば、4 段階に設定することにより、一つのメモリセルには、2ビットのデータ"11"、"10"、"01"および"00"の内の何れかを記憶させることが可能であるいわゆる多値メモリを実現することができる。

【0009】例えば、図12に示すように、メモリセルのしきい値電圧 V_{th} を4つの領域に分布させ、それぞれの領域を2ビットのデータ"11"、"10"、"01"および"00"に対応させることにより、一つのメモリセルに2ビットのデータを記憶できる多値メモリを実現できる。

【0010】図12に示すようにメモリセルのしきい値電圧 V_{th} を複数の領域に分布させるためには、しきい値電圧の各分布範囲を2値メモリの場合より狭くする、即ちしきい値電圧の狭帯化を図ることが必要である。しきい値電圧の狭帯化を実現するために、これまでには種々の書き込み方法が提案されており、ISPP(Incremental Step Pulse Programing)法はその一つである。

【0011】ISPP法では、書き込みを複数回にわた って行う。書き込み回数の増加に伴って選択メモリセル へ印加する電圧のレベルを変化させていく。上述したよ うに、書き込み時に、選択メモリセルに接続された選択 ワード線に負の電圧を印加し、選択されたメモリセルに 接続された選択ビット線に正の電圧を印加する。電圧の 印加は複数回にわたって行われるので、選択ワード線お よび選択ビット線にパルス信号を印加することになる。 図13は、ISPP法における選択ワード線へ印加され る負のパルスの絶対値を示す波形図である。図示のよう に、選択ワード線へ印加されるパルス信号の電圧の絶対 値は、パルス信号の印加する回数、即ち、書き込み回数 の増加に伴って増加していく。なお、各回の書き込み毎 にパルス電圧の絶対値の増加分ΔVmi (i=1,2, 3, …) は、書き込み対象のメモリセルの電気的な特性 に応じて、等しくまたは異なるように設定される。

【0012】各回の書き込みパルス信号を印加したあと、ビット線に接続されているセンスアンプにより選択メモリセルに対して読み出しが行われ、当該読み出しの結果に応じて選択メモリセルのしきい値電圧が判定される。この動作をベリファイと呼ばれている。選択メモリセルのしきい値電圧が目標Vmに達成するまで、書き込みパルス信号の印加と印加後のベリファイが繰り返して行われるので、書き込みの結果、選択メモリセルのしきい値電圧が目標Vmまたはそれに近い値に設定される。

【0013】このようなISPP法により、書き込み時に図10に示すメモリセルのフローティングゲート5とチャネル領域との間にあるゲート絶縁膜4にかかるストレスを緩和させながら、書き込み速度の向上および書き込み後のしきい値電圧の狭帯化を実現できる。

[0014]

【発明が解決しようとする課題】ところで、上述した従来の不揮発性メモリセルおよびその書き込み方法においては、書き込み後のメモリセルのしきい値電圧の分布範囲を狭くするために、各書き込みにおけるしきい値電圧の変動幅を小さくすることが必要である。しかし、一回の書き込みにおけるしきい値電圧の変動幅を小さくすると、しきい値電圧を目標値に達するまでに所要の書き込み回数が増加し、即ち書き込みの所要時間が増加し、書き込み速度が低下する。このため、従来の書き込み動作においては、しきい値電圧の狭帯化と書き込み速度は相反する関係にあり、多値メモリの場合には、しきい値電圧の狭帯化を図るため書き込み速度の低下が回避できないという不利益がある。

【0015】本発明は、かかる事情に鑑みてなされたものであり、その目的は、不揮発性メモリの書き込み速度を多段階に設定することにより、書き込み速度を低下させることなく、書き込み後のしきい値電圧の狭帯化を実現できる多値メモリを提供することにある。

[0016]

【課題を解決するための手段】上記目的を達成するた め、本発明の不揮発性半導体記憶装置は、周囲と電気的 に絶縁されている電荷蓄積層に対して電荷の授受を行う ことによりしきい値電圧を制御し、当該しきい値電圧に 応じたデータを保持するメモリセルを有し、書き込み時 に上記メモリセルの制御ゲートに所定の幅を有するパル ス信号を印加し、当該パルス信号を印加した後上記メモ リセルのしきい値電圧を判定するベリファイが行われる 不揮発性半導体記憶装置であって、書き込み時に上記メ モリセルが接続されているビット線に第1の幅を有する パルス信号を印加し、上記制御ゲートへ印加される上記 パルス信号の電圧の絶対値を印加回数に従って増加さ せ、上記メモリセルのしきい値電圧が上記所望値の近傍 に達した後、上記メモリセルが接続される上記ビット線 に印加される上記パルス信号の幅を上記第1の幅より狭 い第2の幅に設定して、上記しきい値電圧が上記所望値 に達するまで上記第2の幅を有するパルス信号を上記ビ ット線に印加する制御手段を有する。

【0017】また、より具体的に、本発明の不揮発性半導体記憶装置は、複数のメモリセルを行列状に配置させ、同一行のメモリセルの制御ゲートを同じワード線に接続し、同一列のメモリセルのドレインを同じビット線に接続してメモリセルアレイを構成し、選択されたメモリセルが接続された選択ワード線に所定の幅を有するパルス信号を印加し、選択されたメモリセルに接続されたビット線に第1の幅を有するパルスを印加することにより選択メモリセルのプログラムが行われる不揮発性半導体記憶装置であって、書き込み時に、上記選択ワード線に印加される上記パルス信号の電圧の絶対値を増加させて上記選択ワード線に印加し、上記選択メモリセルのし50

6

きい値電圧が上記所望値の近傍に達した後、上記ビット 線に印加されるパルス信号の幅を上記第1の幅より狭い 第2の幅に設定して、上記選択メモリセルのしきい値電 圧が上記所望値に達するまで上記第2の幅を有するパル ス信号を上記ビット線に印加する制御手段を有する。

【0018】また、本発明では、好適には、上記各ビット線の電位を検出するセンスアンプを有し、書き込み後のベリファイにおいて、上記制御手段は上記センスアンプによる読み出しの結果に応じて上記選択メモリセルのしきい値電圧が所定値に達したか否かを判定し、上記制御手段は、上記選択メモリセルのしきい値電圧が上記所望値の近傍に達したと判断したとき、上記センスアンプの感度をそれまでの感度より高く設定する。

【0019】さらに、本発明では、好適には、上記書き込み動作により、上記選択メモリセルのしきい値電圧が少なくとも二つのしきい値電圧の内書き込みデータに応じて選択されたしきい値電圧に設定される。また、上記同一列のメモリセルのドレインが同じサブビット線に接続され、複数本の上記サブビット線がそれぞれ選択ゲートを介して一本のビット線に接続される、いわゆるDINOR型のメモリセルアレイが構成されている。

[0020]

【発明の実施の形態】図1は本発明に係る不揮発性半導体記憶装置の一実施形態を示す回路図であり、不揮発性半導体記憶装置の全体の構成を示すブロック図である。図示のように、本実施形態の不揮発性半導体記憶装置は、メモリセルアレイ1、ローデコーダ2、ワード線ドライバー3、データラッチアレイ4、パルス電圧制御回路5、センスアンプアレイ(S/Aアレイ)6、カラムデコーダ7およびカラム選択回路8により構成されている。

【0021】メモリセルアレイ1は、複数のメモリセル MC_{00} , …, MC_{0m} , …, MC_{n0} , …, MC_{mm} が行列状 に配置されて構成されている。各メモリセルは、図10 に示すメモリセルと同じ構成を有するものとする。同一行にある各メモリセルのコントロールゲートは同じワード線WLi (i=0, 1, …, n) に接続され、同一列 にあるメモリセルのドレイン拡散層は同じビット線BL j (j=0, 1, …, m) に接続されている。さらに、同一行にある各メモリセルのソース拡散層は、同じソース線SLi (i=0, 1, …, n) に接続され、各ソース線SLi は共通に接続されている。

【0022】各ビット線BLjは、データラッチアレイ4に接続され、さらに、センスアンプアレイ6に接続されている。データラッチアレイ4は、複数のラッチ回路により構成され、書き込み時に各ラッチ回路は、書き込みデータを格納して保持する。センスアンプアレイ6は、複数のセンスアンプにより構成され、読み出しおよび書き込み後のベリファイにおいては、それぞれのセンスアンプによって、当該センスアンプに接続されている

ビットの電位を検出し、検出されたビット線の電位に応じて、読み出し時に選択メモリセルの記憶データを読み出し、ベリファイのとき、書き込み対象となるメモリセルのしきい値電圧のレベルが検出される。

【0023】ローデコーダ2は、入力されたローアドレスX0,…,Xaを受けて、当該ローアドレスにより指定されたワード線を選択し、ワード線ドライバー3に指示する。ワード線ドライバー3は、ローデコーダ2により指示されたワード線を選択ワード線として、読み出し時に選択ワード線に所定の読み出し電圧Vmを印加し、書き込み時に、書き込み回数に応じた書き込み電圧Vmを印加する。

【0024】パルス電圧制御回路5は、読み出し動作時に読み出し電圧 V_{RD} を発生し、ワード線ドライバー3に供給し、書き込み動作時に書き込みの回数に応じてそれぞれ異なるレベルを持つ書き込み電圧 V_{RL} を発生し、ワード線ドライバー3に供給する。例えば、書き込み時に、一回目の書き込みにおいて、書き込み電圧 V_{RL} 0を発生し、2回目の書き込みにおいて、一回目の書き込み電圧 V_{RL} 1を発生し、ワード線ドライバー3に供給する。

【0025】上述したように、パルス電圧制御回路5においては電源電圧Vccより高いレベルの高電圧あるいは負の電圧を発生する必要があるので、一般的にパルス電圧制御回路5には、昇圧回路が設けられ、昇圧回路により電源電圧Vc以上のレベルを持つ正の高電圧を発生し、または負の昇圧回路により、負の電圧を発生する。【0026】カラムデコーダ7は、カラムアドレスY0,…,Ybに応じてカラム選択信号を発生し、カラム選択回路8に出力する。カラム選択回路8は、カラム選択回路8に出力する。カラム選択回路8は、カラムデコーダ7からのカラム選択信号に応じて複数のビット線BL0,…,BLmから所定のビット線を選択して、当該選択ビット線の電位をセンスアンプに入力し、センスアンプの出力信号をデータバスDBに出力する。

【0027】図2は、メモリセルアレイ1a、データラ ッチアレイ4 a およびセンスアンプアレイ6 a のそれぞ れの構成および接続関係を示す回路例である。図示のよ うに、本例のメモリセルアレイ1aは、行列状に配置さ れているメモリセルMCoo, MCo1, MCo2, MCo3, MC10, MC11, MC12, MC13, MC20, MC21, M C22, MC23により構成されている。同一行に配置され ているメモリセル、例えばメモリセルMCoo, MCo1, MC02, MC03のコントロールゲートは同一のワード線 WL0に接続され、同一列に配置されているメモリセ ル、例えばメモリセルMCoo, MC10, MC20は、同じ ビット線BL0に接続されている。また、同一行にある メモリセルは、同じソース線に接続され、各行のソース 線SL0, SL1, SL2は共通に接続されている。な お、実際のメモリセルアレイにおいては、メモリセルか らなる行列の行数および列数がもっと多く、例えば、5 . 8

12行×512列のメモリセルからメモリセルアレイが 構成され、それに応じて、ワード線数およびビット線の 数もそれぞれ512本となる。

【0028】図2は、NOR型不揮発性メモリの例を示しているが、本発明はNOR型に限定されるものではなく、FNトンネリングにより書き込みを行う他の不揮発性メモリ、例えばDINOR型不揮発性メモリ、即ち、同一列にあるメモリセルのドレイン拡散層が一本のサブビット線に接続し、複数のサブビット線SBL1~SBLkがそれぞれ選択ゲートを介して一本のビット線に接続する構造を有する不揮発性メモリおよび複数のメモリセルがビット線とソース線との間に直列接続されてなるNAND型不揮発性メモリなどにおいても、本発明の効果を損なうことなく適用することができる。

【0029】データラッチアレイ4aは、図示のよう に、ビット線の数に応じて4つのラッチ回路40,4 1. 42および43により構成されている。これらのラ ッチ回路は、それぞれビット線BLO, BL1, BL2 およびBL3に接続されている。センスアンプS/Aに より、それに接続されているビット線の電位が設定され るので、読み出しおよびベリファイのとき、選択ビット 線を所定の電位にプリチャージし、センスアンプにより 選択ビット線の電流を検出することにより、選択メモリ セルのしきい値電圧を検出することができ、それに応じ て読み出しのとき選択メモリセルの記憶データを出力 し、ベリファイのとき書き込み対象メモリセルのしきい 値電圧レベルを判定される。また、書き込みのとき書き 込みデータに応じて、それぞれのビット線を所定の電位 に設定し、さらにベリファイにより書き込み対象メモリ セルのしきい値電圧の判別結果に応じて、選択ビット線 へ印加するパルス信号の幅を制御する。

【0030】センスアンプアレイ6aは、図示のよう に、センスアンプ61,62,63および64により構 成されている。各センスアンプはそれぞれビット線BL 0, BL1, BL2およびBL3に接続されている。上 述したようにセンスアンプにより、読み出しおよびベリ ファイのときビット線に流れる電流を検出し、検出結果 に応じて、読み出し時に選択メモリセルの記憶データを 出力し、ベリファイのときには書き込み対象メモリセル のしきい値電圧を検出して、検出結果に応じてセンスア ンプの感度を制御するなどの機能を有する。なお、実際 のセンスアンプアレイの構成は、図2に示す例に限られ ることなく、例えば、一つのセンスアンプにより、複数 のビット線に対して電流を検出することができるよう に、複数のビット線をそれぞれ選択ゲートを通してセン スアンプに接続し、カラムデコーダなどにより、選択ビ ット線に接続されている選択ゲートのみを導通させるこ とで、選択ビット線の電流のみを検出することができ る。これによって、複数のビット線により一つのセンス アンプを共有することができ、回路構成の簡略化が図れ

る。

【0031】図3は、ラッチ回路の一構成例を示す回路図である。ここで、例えば、図2に示すデータラッチアレイ4aを構成する複数のラッチ回路40,41,42および43が同じ構成を有するものとして、図3はラッチ回路40のみを例示する。

【0032】図示のように、ラッチ回路40は、二つの データラッチ410, 411、複数のANDゲート40 1, 402, 403, 404, 405, 408、インバ ータ406、ORゲート407および出力バッファ40 9により構成されている。書き込みのとき、書き込みデ ータに応じてデータラッチ410および411の初期状 態、即ちラッチデータが設定される。例えば、メモリセ ルに対して書き込みを行う場合、即ち選択メモリセルの しきい値電圧Vthを消去状態と異なる値に設定する場合 に、データラッチ410および411にデータ"0"を ラッチさせ、即ち、これらのデータラッチの出力端子を ローレベルに設定する。逆に、選択メモリセルに書き込 みを行わないとき、即ち、選択メモリセルのしきい値電 圧Vthを消去状態に保持させる場合に、データラッチ4 10および411にデータ"1"をラッチさせ、即ち、 これらのデータラッチの出力端子をハイレベルに設定す る。

【0033】このため、書き込みを行わないとき、データラッチ410および411の出力端子がハイレベルに保持されるので、ANDゲート408の出力端子がローレベルに保持される。これに応じて出力バッファ409により駆動されるビット線BL0が所定の信号レベルに保持され、当該ビット線BL0に接続されている選択メモリセルに対して書き込みが行われず、そのしきい値電圧Vthが消去後のしきい値電圧Vthに保持される。

【0034】書き込みを行う場合に、上述したようにデータラッチ410および411の出力端子がローレベルに保持される。これに応じて書き込み開始後、まずANDゲート405により書き込みパルス信号SPW1が選択され、ORゲート407およびANDゲート408を介して出力バッファ409に出力される。このため、パルス信号SPW1がハイレベルに保持されている間に、ビット線BL0が出力バッファ409により所定の電圧レベルに保持される。この間、書き込み対象メモリセルに対して書き込みが行われる。なお、このとき、インバータ406の出力信号TSAZがハイレベルに保持されている。

【0035】書き込み対象メモリセルのしきい値電圧Vthが目標VTHの近傍に達したとき、例えば、センスアンプによりデータ変換パルス信号SPDが発生され、ANDゲート401および402に入力される。これに応じてANDゲート401および402の出力端子がハイレベルに設定される。このため、データラッチ411のラッチデータが"0"から"1"に変更し、その出力端子が50

10

ハイレベルに設定される。データラッチの411の出力信号の変化に応じてインバータ406の出力信号TSA 2もハイレベルからローレベルに切り換えられる。

【0036】それに応じてANDゲート403の出力信 号、即ち書き込みパルス信号SpW1とSpW2の論理積が ANDゲート404を介してORゲート407に出力さ れ、さらにANDゲート408を通して出力バッファ4 09に出力されるので、ANDゲート403の出力信号 がハイレベルにとき、ビット線BL0が出力バッファ4 09により所定の電圧レベルに保持される。この間、書 き込み対象メモリセルに対して書き込みが行われる。こ のように、ANDゲート403に入力された書き込みパ ルス信号 S pw1 , S pw2 は、例えば、周期が同じく位相 がずれたパルス信号とすると、これらのパルスの位相の ずれに応じてANDゲート403の出力信号のパルス幅 が制御されるので、書き込みパルス信号 Spw1, Spw2 の位相ずれを制御することにより、書き込み対象メモリ セルに印加される書き込みパルスの幅が初期幅より狭く 制御できるので、一回の書き込みによるメモリセルのし きい値電圧の変化量をより細かく制御することができ、 しきい値電圧の狭帯化を実現可能である。

【0037】ベリファイにより、書き込み対象メモリセルのしきい値電圧Vthが目標VTHに達したと判定されたとき、例えば、センスアンプにより二回目のデータ変換パルス信号SPDが出力される。これに応じてデータラッチ411のラッチデータが"0"から"1"に切り換えられ、データラッチ411の出力端子がハイレベルに設定されるので、ANDゲート408の出力端子がローレベルに設定され、出力バッファ409により、ビット線BL0が所定のレベルに保持され、書き込みが終了する。

【0038】上述のように、ラッチ回路40に設けられ ている二つのデータラッチ410、411のラッチデー タに応じて書き込み動作が制御される。書き込み開始し たとき、データラッチ410および411にともにデー タ"0"がラッチされ、これに応じて書き込みパルス信 号Spw1 が選択され、その幅に応じて書き込みが行われ る。書き込み対象メモリセルのしきい値電圧Vthが目標 VTHの近傍に達したとき、センスアンプによりデータ変 換パルス信号Sppが出力され、これに応じてデータラッ チ410のラッチデータが"0"から"1"に切り換え られ、これに応じて書き込みパルス信号 Spw1 、Spw2 の論理積に応じて書き込みが継続される。なお、このと き、実質的に書き込みパルスの幅が狭まったので、一回 の書き込みによるしきい値電圧Vthの変化量が小さく制 御され、しきい値電圧Vthの細かい制御が実現できる。 メモリセルのしきい値電圧Vthが目標VTHに達したと き、センスアンプにより二回目のデータ変換パルス信号 Spbが出力されるので、これに応じてデータラッチ41 0および411のラッチデータがともに"1"に切り換

えられるので、出力バッファ409の出力端子が所定の レベルに保持され、書き込み動作が終了する。

【0039】図4はセンスアンプの一構成例であるセン スアンプ60aの構成を示している。図示のように、本 例のセンスアンプ60aは、入力部61、リファレンス 部62、コンパレータ63、64、65および出力部6 6により構成されている。

【0040】入力部61において、nMOSトランジス タN1、N2、N3、N4からなる選択ゲートを介し て、4本のビット線BLO, BL1, BL2, BL3が 10 それぞれノードND0に接続されている。nMOSトラ ンジスタN1, N2, N3, N4のゲートにそれぞれカ ラム選択信号Y20、Y21、Y22、Y23が印加さ れる。なお、カラム選択信号Y20,Y21,Y22, Y23は例えば、図1に示すカラムデコーダ7により発 生され、ビット線を選択するとき、カラムデコーダイに よりカラム選択信号 Y 2 0, Y 2 1, Y 2 2, Y 2 3 の うち一つのみがハイレベルに設定され、他の信号がロー レベルに設定されるので、ビット線BL0, BL1, B L2, BL3のうち一本のみが選択され、センスアンプ ²⁰ のノードND0に接続される。センスアンプにより、選 択されたビット線に流れる電流の量を検出し、それに応 じて読み出し時に選択メモリセルの記憶データを出力 し、ベリファイのとき書き込み対象メモリセルのしきい 値電圧を判定する。

【0041】図4において、クロック信号CLK1はセ ンスアンプ60aの検出結果を出力するタイミングを制 御する。例えば、クロック信号CLK1がハイレベルの とき、センスアンプ60aの出力部66において、トラ ンスファゲートTG1がオフセット状態に保持され、セ ンスアンプの出力端子がハイインピーダンス状態にな る。一方、クロック信号CLK1がローレベルのとき、 出力部66のトランスファゲートTG1がオン状態とな り、センシングの結果がトランスファゲートTG1を通 して出力される。

【0042】クロック信号CLK2はセンスアンプの動 作状態を制御する。例えば、クロック信号CLK2がロ ーレベルのとき、センスアンプがプリチャージを行い、 入力部61のノードND0およびリファレンス部62の ノードND3をそれぞれ所定の電位にプリチャージす る。そして、プリチャージ後、入力部61において選択 されたメモリセルの記憶データに応じてビット線に所定 の電流が流れるので、ノードND0の電位が選択メモリ セルの記憶データに応じて設定される。リファレンス部 62においては、リファレンスピット線BLRに接続さ れているリファレンスセルに応じて、リファレンスビッ ト線BLRに所定のリファレンス電流が流れるので、ノ ードND3の電位が設定される。クロック信号CLK2 がハイレベルのとき、入力部61、リファレンス部6

が供給されないので、センスアンプ60aが非動作状態 に設定される。

【0043】VCC_DET信号は、複数の電源電圧、 例えば、5.0 Vおよび3.3 Vの二つの電源電圧に対 応できるために設けられた切り換え信号である。例え ば、電源電圧Vccが5.0Vのとき、VCC_DET信 号はハイレベルに保持され、電源電圧Vcが3.3Vの とき、VCC__DET信号はローレベルに保持される。 【0044】例えば、VCC__DET信号がローレベル のとき、入力部61およびリファレンス部62におい て、トランジスタN10、N17がともにオフ状態に設 定され、VCC__DET信号がハイレベルのとき、入力 部61およびリファレンス部62において、トランジス タN10, N17がともにオン状態に設定されるので、 入力部61においては、トランジスタN6はトランジス タN7と並列に接続され、リファレンス部62において はトランジスタN14はトランジスタN13と並列に接 続される。これによって、異なる電源電圧Vccで動作す るときでも、センスアンプ60aにより、選択ビット線 をプリチャージする場合に、ビット線のプリチャージ電 位をほぼ一定のレベルに保持することが可能となる。

【0045】以下、クロック信号CLK2がハイレベル およびローレベルのそれぞれの状態において、入力部6 1、リファレンス部62、コンパレータ63,64およ び65それぞれの動作について説明する。図4に示すよ うに、クロック信号CLK2がハイレベルのとき、入力 部61においてトランジスタP5がオフ状態に設定さ れ、トランジスタN5がオン状態に設定される。このた めトランジスタN8、N9のゲートが接地電位GNDに 保持され、これらのトランジスタがオフ状態に保持され る。この結果、入力部61の出力ノードND1がフロー ティング状態に設定される。同様に、クロック信号CL K2がハイレベルのとき、リファレンス部62の出力ノ ードND2もフローティング状態に保持される。また、 コンパレータ65の出力側に接続されているトランジス タN27がオン状態にあるので、信号RSDがローレベ ル、即ち接地電位GNDレベルに保持される。上述のよ うに、クロック信号CLK2がハイレベルのとき、セン スアンプはセンシング動作を行わない、即ち、非動作状 態に保持される。

【0046】クロック信号CLK2のローレベルのと き、入力部61において、トランジスタP5がオン状態 に設定され、トランジスタN5がオフ状態に設定され る。このとき、トランジスタN8とN9のゲートに所定 の駆動電圧が印加され、オン状態となるので、ノードN D0は、トランジスタN8および直列に接続されている トランジスタP7, N9により、所定の電位にプリチャ ージされる。プリチャージ終了したあと、カラム選択ゲ ートN1, N2, N3, N4により選択されたビット線 2、コンパレータ63, 64 および65 に電源電圧Vcc 50 がノードNDOに接続され、当該選択ビット線に接続さ

れている選択メモリセルの記憶データに応じてビット線に流れる電流が変化し、ノードND0の電位が選択ビット線の電流に応じて設定される。さらに、ノードND0の電位に応じて入力部61の出力ノードND1の電位は設定される。

【0047】リファレンス部62においては、クロック信号CLK2がローレベルのとき、トランジスタP9がオン状態、トランジスタN15がオフ状態にそれぞれ設定される。トランジスタN12および直列に接続されているトランジスタP8とN11を介して、ノードND3は電源電圧Vccに固定されているトランジスタN16を介してノードND3はリファレンスピット線BLRに接続されている。リファレンスピット線BLRにはリファレンスセルが接続され、当該リファレンスセルは、例えば、メモリセルアレイを構成するメモリセルと同じ構成を持ち、所定のデータが書き込まれている。このため、リファレンスセルの書き込みデータに応じてリファレンス部62の出力ノードND2の電位が設定される。

【0048】コンパレータ63,64および65において、クロック信号CLK2がハイレベルのとき、それぞれの電源電圧Vcc側に接続されているトランジスタP11,P14およびP17がオフ状態に保持されるので、これらのコンパレータに電源電圧Vccが供給されず、コンパレータが非動作状態にある。逆に、クロック信号CLK2がローレベルに保持されているとき、各コンパレータに電源電圧Vccが供給されるので、コンパレータ63,64および65が動作状態にある。

【0049】コンパレータ63により、入力部61の出力ノードND1とリファレンス部62の出力ノードND2の電位が比較され、比較結果に応じて信号がコンパレータ65のトランジスタN26のゲートに印加される。同様に、コンパレータ64により、入力部61の出力ノードND1とリファレンス部62の出力ノードND2の電位が比較され、比較結果に応じて信号がコンパレータ65のトランジスタN24のゲートに印加される。

【0050】図示のようにコンパレータ63と64は、対称な回路構成を有するので、入力部61の出力ノードND1とリファレンス部62の出力ノードND2との電位差に応じて、互いに相反する比較結果信号が出力される。コンパレータ63と64の出力信号がさらにコンパレータ65により比較される結果、入力部61の出力ノードND1とリファレンス部62の出力ノードND2の電位差が増幅され、増幅された電位差RSDが比較の結果としてトランスファゲートTG1の入力側に出力される。

【0051】クロック信号CLK1に応じて、出力部66のトランスファゲートTG1の導通/非導通状態が制御され、これに応じてコンパレータ65の出力信号RSDがラッチされ、または出力端子OUTに出力される。

14

例えば、クロック信号CLK1がハイレベルのとき、トランスファゲートTG1が非導通状態にあり、出力端子OUTがハイインピーダンス状態にある。一方、クロック信号CLK1がローレベルのとき、トランスファゲートTG1が導通状態にあり、コンパレータ65の出力信号RSDがトランスファゲートTG1を通して出力端子OUTに出力される。

【0052】上述のように、図4に示すセンスアンプ60aにおいて、クロック信号CLK2により、センスアンプの動作状態が制御される。クロック信号CLK2がハイレベルのとき、センスアンプが非動作状態に保持され、その出力信号がローレベルに保持される。クロック信号CLK2がローレベルのとき、センスアンプが動作状態に保持される。この場合、カラム選択ゲートにより選択されたビット線に接続された選択メモリセルのしきい値電圧に応じて、出力ノードND1が電位さらに設定される。一方、リファレンス部62において入力ノードND3に接続されたリファレンスセルの記憶データに応じて出力ノードND2の電位が設定される。

【0053】コンパレータ63、64および65により、ノードND1とノードND2の電位差が増幅され、増幅の結果信号RSDが出力される。クロック信号CLK1によりコンパレータ65からの増幅信号RSDが保持または出力される。クロック信号CLK1がハイレベルのとき、出力部66においてトランスファゲートTG1が非導通状態にあり、出力端子OUTがハイインピーダンス状態に保持される。一方、クロック信号CLK1がローレベルのとき、出力部66のトランスファゲートTG1が導通状態にあり、コンパレータ65の出力信号RSDが出力端子OUTに出力される。

【0054】さらに、センスアンプ60aは、データラ ッチアレイにあるラッチ回路からの制御信号TSAZに 応じて、センシング感度が切り換えられる。図4に示す ように、制御信号TSAZが入力部61のトランジスタ P3のゲートに印加される。トランジスタP3とトラン ジスタ P 4 とは電源電圧 V ccと出力ノード N D 1 との間 に直列に接続され、入力部61の負荷回路を構成してい る。制御信号TSAZのレベルに応じてトランジスタP 3のオン状態が制御されるので、入力部61の負荷が制 御信号TSAZにより設定され、これに応じてセンスア ンプのセンシング感度が制御される。なお、トランジス タP1のゲートに印加される信号 VEZBに応じて、ト ランジスタP1のオン/オフ状態が制御される。このた め、信号VEZBのレベルを制御することにより、入力 部61の負荷を調整できるので、例えば、センスアンプ 60aの動作マージンを微調整することができる。

【0055】上述した構成を有する不揮発性メモリにおいて、書き込みのとき書き込み対象メモリセルのしきい 値電圧Vthが目標VTHの近傍に達するまで、電圧が増加 する書き込みパルス信号が印加され、しきい値電圧Vth が目標 V_{TH} の近傍に達したとき、幅が狭まった書き込みパルス信号が印加されるので、書き込み毎にしきい値電圧 V_{th} の変化量が小さく制御される。これに応じて、しきい値電圧 V_{th} が目標 V_{TH} 近傍に達するまで、書き込み毎にしきい値電圧 V_{th} の変化量を大きく設定でき、目標 V_{TH} 近傍に達したあと書き込み毎にしきい値電圧 V_{th} の変化量が小さく制御できるので、書き込み速度を低下させることなく、しきい値電圧の狭帯化を実現できる。

【0056】図5は、本実施形態の不揮発性メモリの書き込み動作によるメモリセルのしきい値電圧 V_{th} の変化を示すグラフであり、本発明の不揮発性メモリにおける書き込み動作の特徴を示す図である。同図(a)に示すように、従来のISPP法において、書き込み毎に書き込み対象メモリセルのしきい値電圧の変化量 ΔV_{th} を常に一定に保つことにより、メモリセルのゲート酸化膜のストレスを一定に保ちながら書き込み時間の短縮が図れる。本発明では、メモリセルのしきい値電圧 V_{th} が目標 V_{TH} 近傍値に達したあと、書き込みパルス信号の幅を狭めることにより書き込み毎のしきい値電圧の変換量 ΔV_{th} を小さくするので、しきい値電圧の分布範囲を狭くできる。即ち、しきい値電圧の狭帯化を実現できる。

【0057】しかし、図5(a)に示すように、単にしきい値電圧Vthが目標VTH近傍に達したあとの書き込みパルス幅を狭めるだけでは、書き込み時間が増加してしまうので、同図(b)に示すように、全体の書き込み時間を短縮させるために、しきい値電圧Vthが目標VTH近傍に達するまでの書き込み毎のしきい値電圧の変化量 ΔV thを大きく設定する。即ち、通常のISPP法の書き込みパルス信号より幅がやや広い、または電圧がやや高いパルス信号をメモリセルに印加する。このため、しきい値電圧Vthが目標VTH近傍に達するまでの時間が通常のISPP法により短縮され、全体の書き込み時間が短縮可能である。

【0058】図6は、本実施形態における書き込みパルス信号 S_{PW} の波形を示す波形図である。同図(a)は、書き込み対象メモリセルのしきい値電圧 V_{th} が目標 V_{TH} 近傍に到達するまでの書き込みパルス信号を示している。この場合のパルス幅は T_{W} である。同図(b)および(c)は、しきい値電圧 V_{th} が目標 V_{TH} 近傍に達した後の書き込みパルス信号を示している。図示のように、この場合のパルス幅が到達するまでのパルス幅の半分または 1/3 に設定される。このため、書き込み毎にメモリセルのしきい値電圧の変化量 ΔV_{th} が小さく制御され、しきい値電圧の狭帯化を実現できる。

【0059】なお、パルス幅の変更は、例えば、図3に示すデータラッチアレイにある各ラッチ回路により実現される。図3の構成例では、前記のように入力された二つの書き込みパルス信号Spw1, Spw2の位相差を制御することにより、これらのパルス信号の論理積で書き込みパルス幅を制御することが可能である。

16

【0060】図7は、本実施形態の不揮発性メモリの書き込み時の信号を示す波形図である。以下、図7を参照しながら本実施形態の不揮発性メモリの書き込み動作を説明する。時間t1とt2の間に、アドレス信号およびページデータが読み込まれる。また、ビット線毎に設けられたラッチ回路にある二つのデータラッチの保持データが書き込み状態に応じて設定される。例えば、書き込みを行う場合に、二つのデータラッチのラッチデータがともに"0"に設定される。なお、図7の場合に、ラッチデータがともに"0"に設定される。即ち、書き込みを行うように設定される。

【0061】時間 t2と t3の間に、プログラム/ベリファイ信号に従って、書き込み対象メモリセルに対して、書き込みパルス信号が印加され、一回の書き込みが行われる。なお、図7では、選択ワード線に印加された書き込みパルス信号の絶対値を示している。例えば、DINOR型不揮発性メモリの場合に、選択ワード線に負のパルス信号が印加され、選択ビット線に正のパルス信号が印加される。選択メモリセルにおいてワード線電圧とビット線電圧の差および当該電圧差の継続時間に応じて、しきい値電圧Vthが変化する。当該しきい値電圧Vthが変化分は、一回の書き込みによるメモリセルのしきい値電圧の変化量 ΔV thである。

【0062】書き込み後に、時間 t 3 と t 4 との間に、ベリファイが行われる。この場合に、選択ワード線に読み出し電圧 V R が印加される。センスアンプにより、選択ビット線の電流が検出され、検出結果に応じてデータラッチのデータが設定され、それに応じて次回の書き込み動作が制御される。例えば、メモリセルのしきい値電圧が目標 V TH近傍に達していない場合、データラッチがそのままに保持され、逆にしきい値電圧が目標 V TH近傍に達した場合に、二つのデータラッチ内、データラッチをに達した場合に、二つのデータラッチ内、データラッチクに達した場合に、二つのデータラッチ内、データラッチクに、これに伴いセンスアンプのセンシング感度が切り換えられ、最初の感度より高く設定される。

【0063】このように、書き込み後のベリファイにより、書き込み対象メモリセルのしきい値電圧が検出され、検出結果に応じて次回の書き込みが制御されるので、しきい値電圧が目標 V THに達するまで、書き込みおよびベリファイが繰り返して行われる。また、書き込みの回数の増加に伴い、メモリセルに印加されるパルス電圧の絶対値が増加していく。

【0064】時間 t82t90間に、ベリファイが行われ、その結果書き込み対象メモリセルのしきい値電圧 V_{th} が目標 V_{TH} 近傍に達したと判定されるので、データラッチ 20 データが "1" にセットされる。これに応じて、次回の書き込み、即ち、時間 t92t10 の間においては、ラッチ回路により選択ビット線に印加されるパルス信号の幅が狭められた。例えば、パルス幅が直前の

17

幅の半分または1/3に設定される。これにより、書き込み毎にメモリセルのしきい値電圧の変化量 ΔV thが小さくなり、しきい値電圧を高精度の制御することができる。

【0065】 書き込み対象メモリセルのしきい値電圧が目標 V_{TH} に達するまで、上述した書き込みおよびその後のベリファイが繰り返して行われる。そして、図示のように、時間 t11と t12との間に、ベリファイの結果により、メモリセルのしきい値電圧 V_{th} が目標 V_{TH} に達したと判定され、これに応じてデータラッチ1のデータも"1"にセットされる。これによって、書き込み動作が終了する。

【0066】図8は、本発明の不揮発性メモリに適用した書き込み方法と従来の書き込み方法を比較するための図である。図示のように、本発明による書き込みでは、通常のメモリセルまたは遅いメモリセルの何れでもほぼ同じ時間で目標VTHに到達させることができる。さらに、パルスが変化しない書き込みに較べて、何れの場合においては書き込み時間の短縮を実現できる。

【0067】図9は、ISPP法および本発明の書き込みによるしきい値電圧 V_{th} の分布を示している。同図(a)に示すように、ISPP法による書き込みでは、書き込み毎にしきい値電圧の変化量 ΔV_{th} がほぼ一定に設定されているので、書き込み後しきい値電圧 V_{th} の分布幅がやや広くなる。これに対して、本発明の書き込みでは、同図(b)に示すように、しきい値電圧 V_{th} が目標 V_{TH} 近傍に達した後、書き込み毎にしきい値電圧 V_{th} をより細かく制御できる。この結果、本発明では、書き込み後のしきい値電圧 V_{th} の分布幅がISPP法による書き込みに較べて狭くなり、しきい値電圧の狭帯化が実現できる。

[0068]

【発明の効果】以上説明したように、本発明の不揮発性 半導体記憶装置によれば、書き込み速度を低下させるこ となく、しきい値電圧の狭帯化を実現できる利点があ る。

【図面の簡単な説明】

18


- *【図1】本発明に係る不揮発性半導体記憶装置の一実施 形態を示す回路図である。
 - 【図2】メモリセルアレイ、データラッチアレイおよび センスアンプアレイの構成例を示す回路図である。
 - 【図3】ラッチ回路の構成を示す回路図である。
 - 【図4】センスアンプの構成を示す回路図である。
- 【図5】書き込みによるしきい値電圧の変化を示す図である。
- 【図6】書き込みパルス信号を示す波形図である。
- 【図7】本発明の書き込み動作を示す波形図である。
- 【図8】本発明による書き込みと従来の書き込みとを比較するための図である。
- 【図9】本発明とISPP法による書き込み後のしきい 値電圧の分布を示す図である。
- 【図10】不揮発性メモリセルの構成を示す簡略断面図である。
- 【図11】消去状態および書き込み後のメモリセルのしきい値電圧の分布を示す図である。
- 【図12】多値メモリにおけるしきい値電圧の分布を示す図である。
- 【図13】 ISPP法における書き込みパルスの波形を示す図である。
- 【図14】書き込みにおけるしきい値電圧の変化量と分布範囲の関係を示す図である。


【符号の説明】


 $1 \cdots$ メモリセルアレイ、 $2 \cdots$ ローデコーダ、 $3 \cdots$ ワード線ドライバー、4, $4 a \cdots$ データラッチアレイ、 $5 \cdots$ パルス電圧制御回路、6, $6 a \cdots$ センスアンプアレイ、 $7 \cdots$ カラムデコーダ、 $8 \cdots$ カラム選択回路、BL0, BL1, \cdots , $BLm \cdots$ ビット線、WL0, WL1, \cdots , $WLn \cdots$ ワード線、MC00, \cdots , MC0m, \cdots , MCn0, \cdots , $MCnm \cdots$ メモリセル、40, 41, 42, $43 \cdots$ ラッチ回路、60, 60a, 61, 62, $63 \cdots$ センスアンプのリファレンス部、63, 64, $65 \cdots$ センスアンプのコンパレータ、 $66 \cdots$ センスアンプの出力部、 $Vcc \cdots$ 電源電圧、 $GND \cdots$ 接地電位。

【図10】


30














【図12】




【図5】





【図8】




[図9]









【図14】

